ニュース
Tessent Safetyを発表、自動運転時代の ICテスト要求を満たすエコシステム【メンター・グラフィックス】
2019年11月15日
・Armとのコラボレーションにより、Cortex-R52プロセッサのリアルタイムパフォーマンスを活用した最適な機能安全を実現
・Tessent Safetyエコシステムの一部として、従来製品よりも10倍高速なインシステムテストを提供する新しいBISTソリューションを発表
メンター，シーメンス・ビジネス メンター，シーメンス・ビジネス（以下メンター）は、Tessent® Safetyを発表しました。これは、メンターが提供するクラス最高の車載ICテストソリューションと業界をけん引するパートナーへのリンクを提供する包括的なポートフォリオによって構成されたエコシステム・プログラムで、グローバルな自動車業界においてますます厳しく求められる機能安全要件をIC設計チームが満たす支援となるものです。
Tessent Safetyプログラムは、クローズドで単一ソースから提供されるモノリシックなモデルを採用している競合プログラムから差別化されています。メンターが採用したこのICテストの機能安全を確保するオープンエコシステムのアプローチでは、メンターの業界をリードするICテストテクノロジを他のクラス最高のソリューションと組み合わせることにより、チップメーカーがより完全で高性能なエンドソリューションを実現できるようになります。
「故障検出からオンチップ安全メカニズムが始動するまでの時間を短縮するには、高速なインシステムICテスト性能が不可欠です。その実現には、DFTとそれ以外の技術を含め、すべてのオンチップ安全メカニズムを緊密に結びつけることが求められ、それがメンターのTessent Safetyエコシステムのアプローチの根幹となっています。」と、メンター、Senior Marketing Director for the Tessent Product Family 、Brady Benware は述べています。
業界をけん引するパートナーとの能動的な協業により、急速な拡大が計画されているTessent Safetyエコシステムには、以下が含まれています。
メンターが提供する業界最先端のビルトインセルフテスト（BIST）テクノロジ。これには、車載ICのデジタルロジックコンポーネントのインシステム・モニタリングの実行時間を劇的に短縮するように設計されたObservation Scan テクノロジ （LBIST-OST）機能を備える新しいTessent LBISTソリューションが含まれています。 厳しい自動車機能安全要件を満たすために新たに開発されたTessent LBIST-OSTは、従来のロジックBISTテクノロジと比較して、インシステムテストに要される時間を最大10倍短縮します。
RTLまたはゲートレベルでの設計ルールチェック、テスト計画、統合、および検証機能を提供する包括的な自動化フローを備えたTessent MemoryBIST。 Tessent MemoryBISTは階層アーキテクチャを備えているため、BISTおよび自己修復機能を個々のコアおよびトップレベルに追加できます。
Tessent MissionMode。自動化とオンチップIPの組み合わせを提供し、自動車の電子システム内全体の半導体チップを、車両の機能動作中の任意の時点でテストおよび診断できるようにします。
アナログ、アナログミックスシグナル（AMS）、および非スキャンデジタル回路用のトランジスタレベルの欠陥シミュレータであるTessent DefectSim。欠陥カバレッジと欠陥耐性を測定するTessent DefectSimは、大量生産向けおよび高信頼性が求められるICに最適です。
Arm®との新たなコラボレーションによって実現されたArm Cortex-R52プロセッサ搭載の安全管理機能。Cortex-R52は、あらゆるArmプロセッサの機能安全のために最高レベルの統合機能を提供し、リアルタイムの効率的な実行を備えた最先端のリアルタイム組込みシステムの高度な安全機能において高まる性能要件を満たすように設計されています。 Cortex-R52はハイパーバイザをサポートしており、ソフトウェア統合を簡素化し、セーフティクリティカルなコードを保護するための堅牢なセパレーションを実現します。
メンターが提供する車載品質グレード自動テストパターン生成（ATPG）テクノロジ。トランジスタおよびインターコネクトレベルのICの欠陥をターゲットとし、従来のテストパターンおよび故障モデルでは見逃されがちな欠陥を検出します。
Austemper SafetyScopeおよびKaleidoScopeへの連携リンク。これにより最先端の安全性分析、自動修正、故障シミュレーションテクノロジを追加し、ランダムなハードウェア故障に対応します。 Austemperテクノロジは、設計中のRTL故障と脆弱性を分析し、安全メカニズムが対象としている故障に対して想定通りに反応するためのスマートな故障注入を実行します。 並列化および分散化されたオペレーション方法により、独自の加速アルゴリズムを使用して、標準のゲートレベル故障注入技術よりも桁違いの高速化を実現します。
Tessent Safetyエコシステム内のキーテクノロジを早期に試用した企業の一社であるルネサスエレクトロニクスは、最新の車載プロセッサのデザインを利用して、メンターの新しいTessent LBIST-OSTソリューションを評価しました。
「新しいTessent LBIST-OSTソリューションに搭載されているObservation Scan（観測スキャン）テクノロジを活用することで、インシステムロジックBISTの時間を5分の1に短縮することができ、結果としてこれまでより格段に速いカバレッジ・ランプアップが実現できました。これにより、ロジックBISTを安全メカニズムとして使用する場合のFTTIが大幅に削減され、車載用製品で異常を検出した際の安全応答性が向上します。 今後の車載用製品にこの技術を採用していきたいと考えています。」と、ルネサスエレクトロニクス株式会社、IoT・インフラ事業本部 共通EDA技術開発統括部 デジタル設計技術部、部長、岡部秀之氏は、上記のように述べています。
Mentor Graphics Corporation, a Siemens business（以下メンター）は、世界中で成功を収めている電子機器メーカー、半導体企業、電子システム構築ベンダのニーズに応える製品をはじめとし、コンサルティングサービス、受賞歴を誇るサポートサービスを提供する、電子ハードウェアおよびソフトウェア設計開発ソリューションのグローバルリーダーです。本社はアメリカ合衆国オレゴン州ウィルソンヴィルに所在しています。メンターについての詳しい情報は、こちらからご覧いただけます: www.mentorg.co.jp
MentorおよびMentor Graphicsは、Mentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は、各社の商標または登録商標です。
シリコンテストおよび歩留まり解析について
www.mentorg.co.jp/products/silicon-yield/
メンター・グラフィックス・ジャパン株式会社ホームページはこちら
