ニュース
次世代超高速DRAM用テスト・システム「T5503HS2」を発表【アドバンテスト】
2018年4月4日
DDR5、LPDDR5を試験可能な業界唯一のテスト・システム
株式会社アドバンテスト（本社：東京都千代田区 社長：吉田 芳明）は、次世代の超高速DRAMを試験可能なテスト・システム「T5503HS2」を発表しました。
メモリ半導体市場は、モバイル機器やサーバの力強い需要に支えられ、従来のシリコンサイクルを超えた「スーパーサイクル」と呼ばれる活況が続いています。IHSマークイット社のレポートによれば、モバイルDRAMのビット数は2009年比で500%以上増え、2021年までにモバイル機器、データセンタ、自動車、ゲーム機器、グラフィックカードなど幅広い用途で1200億ギガビットのDRAM容量が必要と見込まれています。巨大かつ成長著しいメモリ需要に応えるため、半導体メーカ各社はDDR5やLPDDR5といった、最高速度6.4 Gbpsでデータ転送可能なシンクロナスDRAMの開発を進めています。
「T5503HS2」は、これらの先端メモリと、従来のメモリの両方に対応したテスト・システムです。最高8 Gbpsの試験速度、±45 ピコ秒の総合タイミング精度、16,256チャンネルの試験ピンにより、業界最高クラスの同時測定効率とコスト効率を提供します。オプションの4.5 GHz高速クロックを使用することで、データレート8 Gbpsを上回る未来のメモリ半導体にも対応可能です。
「T5503HS2」は、DDR5やLPDDR5といった次世代超高速メモリの量産試験が可能な、業界唯一のテスト・システムです。高速化・多機能化が進む次世代DRAMデバイス試験において特に重要となる、DQS-DQ（クロック信号とデータ信号）の自動タイミング補正や、デバイス電源の高速応答性能を備えています。さらに、高性能アルゴリズミック・パターン発生器（ALPG）により、これまで以上に複雑に進化したDRAMの機能試験を高速、高品質に実現します。また、従来品の「T5503HS」をシームレスに、かつ経済的なコストで「T5503HS2」にアップグレード可能です。
「T5503HS2」の初出荷は、2018年4～6月期を予定しています。
※ 本ニュースリリースに掲載されている情報は、発表日現在の情報であり、時間の経過またはさまざまな事象により予告無く変更される可能性がありますので、あらかじめご了承ください。
株式会社アドバンテストホームページはこちら
